全部产品
Search
文档中心

FPGA云服务器:F3 SDAccel开发环境介绍

更新时间:Oct 23, 2023

FaaS F3 SDAccel开发环境以Xilinx SDAccel dynamic 5.0版本为原型,您可以基于OpenCL(Open Computing Language)进行开发和应用。本文主要介绍F3实例SDAccel开发环境的框架和开发模块。

FaaS F3 SDAccel框架说明

FaaS F3 SDAccel框架图如下所示:

Image 29

FaaS F3 SDAccel框架中涉及的相关组件如下:

框架组件

说明

Xilinx OpenCL Runtime

对用户呈现OpenCL API。

HAL

全称为Hardware Abstraction Layer,属于硬件抽象层,可以实现OpenCL Runtime和Kernel Driver的适配,以及Global Memory的地址管理。

XOCL Drv

表示Xilinx xocl内核驱动。

Host Mgnt Drv

运行在主机上的管理驱动,实现FPGA Kernel的加载。

User PF

用户面PF接口,直通到虚机,为用户提供FPGA访问通道。

Mgnt PF

管理面PF接口,为主机提供访问FPGA的通道。

Kernel

OpenCL Kernel模块。

FaaS F3 SDAccel开发模块说明

开发模块

说明

OPENCL标准框架

更多信息,请参见OPENCL标准框架

Host Code开发

Xilinx UG1023

Kernel Code开发

Xilinx UG1207

相关文档

F3实例OpenCL开发流程